## First Hit

L9: Entry 7 of 36

File: JPAB

Jan 14, 2000

PUB-NO: JP02000010759A

DOCUMENT-IDENTIFIER: JP 2000010759 A

TITLE: METHOD AND DEVICE FOR DATA TRANSFER CONTROL AND ROTATING STORAGE DEVICE

PUBN-DATE: January 14, 2000

INVENTOR-INFORMATION:

NAME

COUNTRY

ABE, SEIICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

APPL-NO: JP10178238

APPL-DATE: June 25, 1998

INT-CL (IPC):  $\underline{G06} \ \underline{F} \ \underline{5/06}; \ \underline{G06} \ \underline{F} \ \underline{12/06}$ 

**ABSTRACT:** 

PROBLEM TO BE SOLVED: To increase the transfer speed of data transfer passing a buffer memory.

SOLUTION: With respect to transfer of a continuous data range 23 by a buffer memory control circuit 1 consisting of a  $\underline{FIFO}$  memory part 13 for host interface, a  $\underline{FIFO}$  memory part 14 for disc drive, a memory  $\underline{control}$  circuit 11 for  $\underline{control}$  of data transfer between a  $\underline{synchronous}$   $\underline{DRAM}$  2 as the buffer memory and  $\underline{FIFO}$  memory parts 13 and 14, and a DMA  $\underline{controller}$  12, address mapping of the  $\underline{synchronous}$   $\underline{DRAM}$  2 is so set that the data access from the  $\underline{FIFO}$  memory part 13 for host interface and that from the  $\underline{FIFO}$  memory part 14 for disc drive may be performed in a burst transfer unit 22 which is a multiple of 2 of a burst transfer number 21 of the  $\underline{synchronous}$   $\underline{DRAM}$  2, and such  $\underline{control}$  is performed that first unit data of the burst transfer unit 22 and last unit data may be in different banks 0 and 1.

COPYRIGHT: (C) 2000, JPO

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開2000-10759

Z

(P2000-10759A)

テーマコート\*(参考)

5B060

(43)公開日 平成12年1月14日(2000.1.14)

540C

(51) Int.CL.		識別記号	ΡΙ
G06F	5/06		G06F 5/06
	12/06	540	12/06

審査請求 未請求 請求項の数3 OL (全 8 頁)


(21)出願番号	特顧平10-178238	(71)出願人	000005108
			株式会社日立製作所
(22)出顧日	平成10年6月25日(1998.6.25)		東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者	阿部 誠一
			神奈川県小田原市国府津2880番地 株式会
			社日立製作所ストレージシステム事業部内
		(74)代理人	100080001
			弁理士 筒井 大和
		Fターム(参	⊨考) 5B060 CA03 CA17 HA00

## (54) 【発明の名称】 データ転送制御方法およびデータ転送制御装置ならびに回転型記憶装置

## (57)【要約】

【課題】 バッファメモリを経由するデータ転送の転送 速度を向上させる。

【解決手段】 上位インタフェース用のFIFOメモリ部13と、デスクドライブ用のFIFOメモリ部14と、バッファメモリとしてのシンクロナスDRAM2とFIFOメモリ部13および14との間におけるデータ転送を制御するメモリ制御回路11およびDMAコントローラ12からなるバッファメモリ制御回路1による連続データ範囲23の転送において、上位インタフェース側のFIFOメモリ部13からのデータアクセスと、ディスクドライブ側のFIFOメモリ部14からのデータアクセスが、シンクロナスDRAM2のバースト転送数21の2の倍数であるバースト転送単位22で行われるようにシンクロナスDRAM2のアドレスマッピングを設定して、バースト転送単位22の最初の単位データと最後の単位データとが異なるバンクロおよびバンク1になるように制御する。



Best Available Copy

## 【特許請求の範囲】

【請求項1】 複数のバンクからなるバッファメモリを 経由してデータ転送を行うデータ転送制御方法であっ

1

複数の単位データからなる連続データの前記バッファメ モリに対する書き込みおよび前記バッファメモリからの 前記連続データの読み出しを交互に実行するとき、前記 連続データを構成する最初の前記単位データと最後の前 記単位データとが異なる前記バンクに存在するように制 御することを特徴とするデータ転送制御方法。

【請求項2】 複数の単位データからなる連続データの バッファメモリに対する書き込みおよび前記バッファメ モリからの前記連続データの読み出しを交互に実行する ことで、複数のバンクからなる前記バッファメモリを経 由してデータ転送を行うデータ転送制御装置であって、 前記連続データを構成する最初の前記単位データと最後 の前記単位データとが異なる前記バンクに存在するよう に前記バッファメモリに対する前記単位データのマッピ ングを行う制御機能を備えたことを特徴とするデータ転 送制御装置。

【請求項3】 外部装置との間で授受されるデータが格 納される回転型記憶媒体と、複数のバンクからなり前記 データが―時的に格納されるバッファメモリと、前記バ ッファメモリを経由した前記外部装置と前記回転型記憶 媒体との間における前記データの転送操作を制御するデ ータ転送制御手段と、を含む回転型記憶装置であって、 前記データ転送制御手段は、複数の単位データからなる 連続データの前記バッファメモリに対する書き込みおよ び前記バッファメモリからの前記連続データの読み出し を交互に実行するとき、前記連続データを構成する最初 30 の前記単位データと最後の前記単位データとが異なる前 記バンクに存在するように前記バッファメモリに対する 前記単位データのマッピングを行う制御機能を備えたこ とを特徴とする回転型記憶装置。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、データ転送制御技 術および回転型記憶技術に関し、特に、バッファメモリ を経由したデータ転送技術、より詳細には、たとえば高 速インタフェースに接続される磁気ディスク記憶装置等 40 の回転型記憶装置に備えられたバッファメモリのよう に、複数の連続データの高速アクセスが必要とされる技 術分野に適用して有効な技術に関する。

## [0002]

【従来の技術】従来、シンクロナスDRAM等のアクセ スを高速化する方法として、複数の連続データを異なる バンクに入れて高速化する方法が採られており、たとえ ば、特開平9-223066号公報の技術では、主記憶 をシンクロナスDRAMで構成するとともに、ディレク トリとメモリブロックとを異なるバンクに割り当てるこ 50 連続データを高速にアクセスが可能なバッファメモリ制

とにより、主記憶のアクセスの高速化を実現しようとし ている。

#### [0003]

【発明が解決しようとする課題】しかしながら、上述の 従来技術では、磁気ディスク記憶装置等に備えられるバ ッファメモリの様に、上位装置に接続される上位インタ フェースからのデータをバッファメモリに書き込み、そ のデータを読み出してディスクドライブへ送る、また は、ディスクドライブからのデータをバッファメモリへ 10 書き込み、そのデータを上位インタフェースへ送る等の データ転送操作のように、同一メモリ領域に対して、複 数の連続データをアクセスする場合は、連続データが同 一バンクとなり高速化できない、という技術的課題があ った。

【0004】特に、最近では、磁気ディスク等の媒体に おけるデータ記録密度の向上や、ファイバチャネル等に 代表される高速な上位インタフェースの出現等により、 媒体ドライブと上位インタフェースとの間におけるデー 夕転送速度は一層の高速化が要求されてきており、バッ 20 ファメモリのアクセス性能の良否が装置性能に大きく影 響するようになってきている。

【0005】本発明の目的は、バッファメモリを経由し たデータ転送の高速化を実現することが可能なデータ転 送制御技術を提供することにある。

【0006】本発明の他の目的は、同一メモリ領域にあ る複数の単位データからなる連続データのアクセスの高 速化により、バッファメモリを経由したデータ転送の高 速化を実現することが可能なデータ転送制御技術を提供 することにある。

【0007】本発明の他の目的は、バッファメモリを備 えた回転型記憶装置におけるデータ転送の高速化を実現 することが可能な回転型記憶技術を提供することにあ

【0008】本発明の他の目的は、バッファメモリを備 えた回転型記憶装置において、回転型記憶媒体のデータ 記録密度の向上に応じたデータ転送の高速化を実現する ことが可能な回転型記憶技術を提供することにある。

【0009】本発明の他の目的は、バッファメモリを備 えた回転型記憶装置において、外部インタフェースの高 速化に応じたデータ転送の高速化を実現することが可能 な回転型記憶技術を提供することにある。

## [0010]

【課題を解決するための手段】本発明では、複数のバン クからなるバッファメモリを経由して、複数の単位デー タからなる連続データを転送する場合に、バースト転送 単位の連続データが複数の異なるバンクに跨がる転送と し、各バースト転送の最初の単位データと最後の単位デ ータとが異なるバンクになる様に制御する。これによ り、たとえばシンクロナスDRAMで同一領域の複数の 御が実現できる。

【0011】すなわち、本発明では、複数の単位データからなる連続データのバッファメモリに対する書き込みアクセス/読み出しアクセスを交互に反復することでバッファメモリを経由したデータ転送を行うバッファメモリ制御において、該アクセスにおける各バーストアクセスの最初のバンクと、最後のバンクが異なる様に制御するものである。

【0012】また、シンクロナスDRAMからなるバッファメモリを制御する場合に、該シンクロナスDRAM 10のバースト転送単位でバンクが異なる様にメモリのアドレスをマッピングするものである。

【0013】この場合、複数の連続データを交互にアクセスする場合に、各バーストアクセスをシンクロナスD RAMのバースト転送長の2の倍数単位で転送するものである。

【0014】また、バースト転送の最初の単位データが常に同一バンクになる様に制御してもよい。

【0015】また、転送の最初の単位データが偶数バンクで最後の単位データが奇数バンクになるように制御し 20 てもよい。

【0016】また、以前の連続データの長さが各バンクのバースト転送単位の和よりも短い場合に、終端側のバンクの残りの領域を飛ばすことにより、連続データの最初の単位データが常に同一バンクになる様に制御することができる。

【0017】また、連続データの長さが、各バンクのバースト転送単位の和に納まらず、連続データの最初の単位データが同一バンクにならない場合に、次のバースト転送の最初の単位データが、同一バンクになる様に先頭 30 関の端数部分の単位データを最初に別バンクに転送するように制御することができる。

【0018】また、連続データの最初の単位データが常に偶数バンクになる様に制御することができる。また、連続データの最初の単位データが偶数バンクでない場合に、次のバースト転送の最初のいくつかの単位データを別個のバースト転送として奇数バンクに転送し、残りの連続データの最初の単位データが偶数バンクになる様なバッファメモリ制御を行うことができる。

【0019】また、ハードディスク等の回転型記憶媒体 40 に格納され、上位装置との間で授受されるデータを一時保管するバッファメモリを備えた回転型記憶装置において、バッファメモリを複数バンクからなる構成とし、バッファメモリに対する上位インターフェースからのアクセスと、媒体ドライブからのアクセスとを交互に実行することでバッファメモリを経由したデータ転送を行うとき、複数の単位データからなる連続データのバースト転送において、連続データの最初の単位データと最後の単位データとが異なるバンクになるようなバッファメモリ制御を行うものである。 50

4

【0020】この回転型記憶装置の場合、バッファメモリとしてシンクロナスDRAMを使用する場合、このシンクロナスDRAMのバースト転送長に相当する単位データ数ごとに同一バンクに格納されるようにバッファメモリのアドレスマップを設定するとともに、連続データのサイズは、このシンクロナスDRAMのバース転送長の2の倍数単位となるように制御することで、連続データの最初の単位データと最後の単位データとが異なるバンクになるように制御するものである。

【0021】また、この回転型記憶装置の場合、シンクロナスDRAMのバースト転送長の2の倍数の容量のFIFOメモリを、バッファメモリと上位インタフェースとの間、およびバッファメモリと媒体ドライブとの間に設けることができる。

[0022]

【発明の実施の形態】以下、本発明の実施形態を図面を 参照しながら詳細に説明する。

【0023】図1は、本発明のデータ転送制御方法および装置の一実施形態であるディスクバッファメモリ部の構成の一例を示すブロック図であり、図2および図3は、その作用の一例を示す概念図、図6は、本発明の回転型記憶装置の一実施の形態である磁気ディスク記憶装置の構成の一例を示す概念図である。

【0024】本実施の形態のディスクバッファメモリ部は、バッファメモリ制御回路1とバッファメモリとして機能するシンクロナスDRAM2で構成される。また、バッファメモリ制御回路1は、デイスクインタフェース側に設けられたFIFOメモリ及びその制御回路からなるFIFOメモリ部13と、ディスクドライブ側に設けられたFIFOメモリ及びその制御回路からなるFIFOメモリ部14と、FIFOメモリ部13および14とシンクロナスDRAM2との間のデータ転送を制御するメモリ制御回路11と、FIFOメモリ部13および14とメモリ制御回路11との間におけるデータ転送を制御するDMAコントローラ12とから構成される。

【0025】また、図6に例示されるように、本実施の 形態の磁気ディスク記憶装置100は、ヘッドディスク アセンブリと制御基板とからなる。

【0026】ヘッドディスクアセンブリは、回転型記憶媒体として機能し、図示しない複数のトラックが同心円状に配置された磁気ディスク101と、この磁気ディスク101を回転駆動するスピンドルモータ102と、磁気ディスク101に対するデータの記録/再生動作を行うヘッド103と、このヘッド103の磁気ディスク101の径方向における位置決めを制御するボイスコイルモータ等からなるアクチュエータ104と、ヘッド103を電気的に駆動するR/Wアンプ105と、を含んでいる。

【0027】また、制御基板は、R/Wアンプ105に 50 接続され、記録/再生信号やサーボ信号等の処理を行う

R/WチャネルLSI106、ホストコンピュータ等の 上位装置との間におけるインタフェース制御を行うイン タフェース制御部107、全体の制御を行うマイクロコ ンピュータ108、サーボ制御論理109、アクチュエ ータ104およびスピンドルモータ102を駆動制御す るモータドライバ110等で構成されている。

【0028】R/WチャネルLSI106は、たとえば PRML等の記録/再生信号の信号処理、サーボ信号の 復調等の処理を行う。

【0029】マイクロコンピュータ108は、R/Wチ 10 ャネルLSI106から得られるサーボ信号に基づい て、サーボ制御論理109、アクチュエータ104およ びモータドライバ110を制御することにより、ヘッド 103を磁気ディスク101上の任意のトラックへ移動 させるシーク動作、特定のトラックにヘッド103を追 従させるフォロイング動作等を行う。

【0030】 インタフェース制御部107は、媒体であ る磁気ディスク101のフォーマットや、磁気ディスク 101に記録/再生されるデータのエラー訂正処理を行 うハードディスクコントローラ107a、ホストコンピ 20 ュータ等の上位装置との間における汎用のSCSIやF C等のインタフェース制御を行う上位インタフェース制 御部107b、ハードディスクコントローラ107aと 上位インタフェース制御部107bとの間におけるバッ ファメモリ111を介したデータ転送制御を行うバッフ ァコントローラ107c、等で構成されている。

【0031】また、ヘッドディスクアセンブリと制御基 板との間は、フレキシブル・プリント・ケーブル112 (FPC) 等にて接続されている。

【0032】そして、本実施の形態の場合、このバッフ 30 ァコントローラ107cとして、図1に例示されたバッ ファメモリ制御回路1を用い、バッファメモリ111と して、図1に例示されるシンクロナスDRAM2を用い ることにより、後述のようなデータ転送制御動作によ り、ハードディスクコントローラ107a(ディスクド ライブ側)と上位インタフェース制御部107b(上位 装置側)との間におけるデータ転送性能を向上させる。 【0033】以下、本実施の形態の作用の一例について 説明する。

【0034】まず、上位装置側からディスクドライブへ 40 データを書き込む場合、すなわち、上位インタフェース 制御部107bの側からハードディスクコントローラ1 07aの側にデータ転送を行う場合の動作について説明 する。

【0035】上位インタフェース制御部107b側のデ ータバス32のデータを上位インタフェース側制御バス 35でFIFOメモリ部13へ書き込む。 データが書き 込まれるとFIFOメモリ部13は、上位インタフェー ス制御部107b側のFIFOメモリ部13のステータ ス信号43にFIFOメモリ書き込み量の情報を出力す 50 DRAM2)への書き込みと読み出しは同一のメモリ領

る。そして、上位インタフェース制御部107bのステ ータス信号43のFIFOメモリ書き込み量が、メモリ 制御回路11のバースト転送単位22より多くなるとD MAコントローラ12は、DMAアドレス・制御バス4 6に書き込み起動情報を出力する。

6

【0036】この書き込み起動情報により、メモリ制御 回路11は、FIFOメモリデータ制御バス45にFI FOメモリ部13の読み出し信号を出して、FIFOデ ータバス41からシンクロナスDRAM2への書き込み データを読み出し、メモリデータバス31へ当該データ を出力すると同時にメモリアドレス・制御バス34にシ ンクロナスDRAM2に書き込むためのコマンドを出力 し、当該シンクロナスDRAM2へ書き込む。

【0037】この動作を繰り返し、設定したデータ量よ り多くシンクロナスDRAM2に書き込まれるとDMA コントローラ12は、ディスクドライブ (ハードディス クコントローラ107a) 側のFIFOメモリ部14の ステータス信号44にてメモリ制御回路11のバースト 転送単位22だけ当該FIFOメモリ部14に空きがあ ることを確認し、DMAアドレス・制御バス46に読み 出し起動情報を出力する。

【0038】この読み出し起動情報によりメモリ制御回 路11は、メモリアドレス・制御バス34にシンクロナ スDRAM2にデータを読み出すためのコマンドを出力 してメモリデータバス31からFIFOメモリ部14へ 書き込むデータを読み出し、FIFOメモリ部14のデ ータバス42へ出力すると同時にFIFOメモリデータ 制御バス45にFIFOメモリ部14の書き込み信号を 出力し、FIFOメモリ部14に書き込む。

【0039】そして、ディスクドライブ側のハードディ スクコントローラ107aが動作するとFIFOメモリ 部14はディスクドライブ側制御バス33の信号でデー タバス36にFIFOメモリ部14のデータを出力す る。その後は、バッファメモリ111(シンクロナスD RAM2) への上位インタフェース制御部107b側の FIFOメモリ部13からの書き込みと、ディスクドラ イブ (ハードディスクコントローラ107a) 側のFI FOメモリ部14への読み出しが交互に繰り返され、上 位装置側から到来するデータの磁気ディスク101への 書き込み動作が行われる。

【0040】また、磁気ディスク101から上位装置 (上位インタフェース制御部107b) 関への読み出し 動作は、上述の書き込みとは逆に動作し、ディスクドラ イブ側のFIFOメモリ部14からのシンクロナスDR AM2への書き込みと、上位インタフェース制御部10 7bの側のFIFOメモリ部13への読み出しが交互に 繰り返され、これにより磁気ディスク101から上位装 置へのデータ読み出し動作が行われる。

【0041】このバッファメモリ111(シンクロナス

7 域へのアクセスとなり、従来の参考技術においてバース ト転送数が8の場合は図7に示すタイミングとなる。

【0042】まず、メモリ制御回路11は書き込みメモ リ部を活性化するためのアクティブコマンドAをメモリ アドレス・制御バス34に出力する。次に、活性化が終 了した後にライトコマンドWを出力し、メモリデータバ ス31に書き込みデータDを8バースト連続して出力す る。その書き込みデータの出力が終わるとプリチャージ コマンドPを出力する。次に、プリチャージが終わると 読み出しメモリ部を活性化するためのアクティブコマン 10 ドAを出力する。その活性化が終わるとリードコマンド Rを出力し、メモリデータバス31に8バースト連続し て読み出しデータDがシンクロナスDRAM2から出力 される。そして、プリチャージコマンドPを出力し、そ のプリチャージが終わると書き込みメモリ部を活性化す るアクティブコマンドAを出力する。この動作を繰り返 してデータの転送を行うが、同一のバンクに対するバー スト転送となるため、アクティブコマンドAからプリチ ャージコマンドPに至る一連のシーケンスを、バースト リードおよびライトの各々が完結してから別個に実行す 20 る必要があり、バッファメモリ111をアクセスするた めに必要な活性化やプリチャージが大きくデータ転送の 性能に影響している。

【0043】そこで、本実施の形態では、たとえば、バ ースト転送単位22が8バースト(単位データの8個 分) の場合では、メモリ制御回路11は、シンクロナス DRAM2のバースト転送数21を4バーストとし、図 1のメモリマップの様に前半と後半の4パースト毎にバ ンクアドレスを変える様にマッピングする。これによ り、図2に示すタイミングで動作できる。

【0044】具体的には、たとえば、一例として、シン クロナスDRAM2が、バンク0とバンク1の2バンク 構成で、アドレスa0~a20までの21ビット (容量 が2Mバイト)の場合で、最上位ビットであるa20が バンクアドレスに割り当てられている場合、すなわち、 通常のままのアドレッシングでは、ひとつのバンク 0が 埋まってから次のバンク1がアクセスされるような動作 仕様の場合で、1バーストが4バイトで4バースト(1 6パイト)毎にバンクを切り換える場合には、下位アド レスa 0~a 3の4ビットの中のどれかと、最上位のa 20とを入れ換える操作を行う制御論理をメモリ制御回 路11が備えることで、8バーストの連続データの前半 と後半の4パースト毎にバンク0/1が切り替わるよう に制御できる。

【0045】すなわち、図2に例示されるように、ま ず、メモリ制御回路11は、メモリアドレス・制御バス 34にバンク0の活性化のためのアクティブコマンドA 0を出力する。このバンク0の活性化が終わるとバンク 0のライトコマンドW0を出力し、バンク0への書き込 みデータDO(単位データ)を出力する。この時にバン 50 整数倍よりもデータ量241だけ短い場合であり、連続

ク1の活性化のためのバンク1のアクティブコマンドA 1を出力する。次に、バンク0へのデータが終わるとバ ンク1へのライトコマンドW1を出力し、バンク1への 書き込みデータD1(単位データ)を出力する。また、 同時にバンク0のプリチャージコマンドP0を出力し、 プリチャージが終わるとバンク0を活性化するアクティ ブコマンドA0を出力する。バンク1への書き込みデー タD1の転送が終わるとバンク1のプリチャージコマン ドP1を出力し、バンクOのリードコマンドROを出力 する。そして、メモリデータバス31にバンク0の読み 出しデータDOを読み出し、このデータが読み出される のと同時にバンク1の活性化のためのアクティブコマン ドA1を出力し、バンク0の次にバンク1のデータD1 が出力されるようにバンク1のリードコマンドR1を出 力する。 次に、 メモリデータバス 31 にバンク 1のデー タが読み出されると同時にバンク 0のプリチャージコマ ンドPOを出力し、そのプリチャージが終わるとバンク 0の活性化のためのアクティブコマンドA0を出力す る。この動作を繰り返しておこなうことにより、活性化 のためのアクティブコマンドAやプリチャージコマンド Pの発行を他のバンクでのデータ転送と同時に並行して 行うことができ、同一領域を交互にアクセスする場合に 転送速度を上げることができる。

【0046】簡単のため、図2の本実施の形態の場合 と、図7の従来の参考技術の場合とを比較すると、図7 の従来の参考技術の場合には、16バースト分のデータ 転送に25バースト分の時間がかかるのに対して、図2 の本実施の形態の場合には、21パースト分で済むの で、従来の参考技術の場合の84%の時間で済むことと 30 なる。

【0047】このように、本実施の形態の場合には、シ ンクロナスDRAM2等のバッファメモリ111を経由 したデータ転送速度を向上させることが可能となり、た とえば、図6の磁気ディスク記憶装置100等に適用し た場合には、磁気ディスク記憶装置100と上位装置と の間で授受されるデータのデータ転送速度を向上させる ことが可能になる。この結果、たとえば、磁気ディスク 101の記録密度の向上や、上位インタフェース制御部 107bにおける高速なファイバチャネル等のインタフ ェースに対応した高速なデータ転送を実現することがで

【0048】次に、連続転送する連続データ範囲(たと えば磁気ディスク101における1セクタの転送単位) がバースト転送単位22の倍数で無い場合について説明 する。 図3は、その場合のバッファメモリ111(シン クロナスDRAM2) におけるメモリマップの一例であ る。

【0049】この図3の場合には、1つの連続データ範 囲23が、異なるバンク0およびバンク1の容量の和の

データ範囲23の直後に次の連続データ範囲24を割り 当てると、当該連続データ範囲24では、先頭と末尾が 同じパンク1に割り当てられるという不都合が生じる。 【0050】そこで、本実施の形態の場合には、図3の ような状況では、1つの連続データ範囲23の次の連続 データ範囲24を前のデータに連続させず、データ量2 41だけ空けて、連続データ範囲25の様に先頭の単位 データのバンクが同一のバンク0に、後端の単位データ がバンク1になる様に制御することにより高速転送が可

【0051】なお、上述の図3の場合には、連続データ 範囲23の末尾の端数であるデータ量241だけ空き領 域が発生し、メモリ容量の使用効率が低下する。

【0052】そこで、たとえば、図4に例示されるよう にメモリ容量を有効に利用するためには、端数のデータ 量241を生じるサイズの連続データ範囲24のデータ を格納する場合には、最初の異なるバンク(端数)のデ ータ量241だけ連続データ範囲24の先頭部分を別に バンク末尾の空き領域に転送し、残りのバースト転送単 より高速転送が可能である。

【0053】また、たとえばファイバーチャネルインタ フェースを用いる場合の様に上位インタフェース制御部 1076の側の転送速度が、ディスクドライブ (ハード ディスクコントローラ107a) 側に比較して速い場合 は、図5に示す様に制御することができる。

【0054】すなわち、より早い上位インタフェース制 御部107bの側の転送をバンク0, バンク1, バンク 0、及びバンク1の様に4バーストが2回の8パースト の転送とし、より遅いディスクドライブ側をバンク 0及 30 びバンク1の2バーストを2回の4バーストの転送とす ることにより、バッファメモリ111を挟む両インタフ ェース間でデータ転送速度に隔たりのあるバースト転送 においても高速転送が可能である。

【0055】また、本実施の形態では、バンク0および バンク1の2バンクの場合でバースト転送単位22の最 初のバンクを同一にしたが、3以上の複数バンク構成の バッファメモリにおいて、最初のバンクを偶数パンクと し、最後のバンクを奇数バンクにするなど最初と最後の バンクアドレスを異なるように制御しても高速化ができ 40

【0056】以上説明したように、本実施の形態によれ ば、シンクロナスDRAM2等で構成されるバッファメ モリ111の同一領域の複数のデータを高速にアクセス でき、バッファメモリ111を経由したデータ転送の高 速化を実現することができる。また、本実施の形態のバ ッファメモリ制御回路1を磁気ディスク記憶装置100 のデータ転送系に採用することにより、高記録密度の磁 気ディスク101を持ち大容量でファイバチャネル等の 高速インタフェースに対応可能な磁気ディスク記憶装置 50 ラ、13…FIFOメモリ部、14…FIFOメモリ

10

が実現できる。

【0057】以上本発明者によってなされた発明を実施 の形態に基づき具体的に説明したが、本発明は前記実施 の形態に限定されるものではなく、その要旨を逸脱しな い範囲で種々変更可能であることはいうまでもない。

【0058】たとえば、回転型記憶装置としては、磁気 ディスク記憶装置に限らず、光ディスク装置、光磁気デ ィスク装置等の一般の回転型記憶装置に広く適用するこ とができる。

#### 10 [0059]

【発明の効果】本発明のデータ転送制御方法によれば、 バッファメモリを経由したデータ転送の高速化を実現す ることができる、という効果が得られる。

【0060】また、同一メモリ領域にある複数の単位デ ータからなる連続データのアクセスの高速化により、バ ッファメモリを経由したデータ転送の高速化を実現する ことができる、という効果が得られる。

【0061】また、本発明の回転型記憶装置によれば、 バッファメモリを備えた回転型記憶装置におけるデータ 位22を最初のバンクが同一になる様に制御することに 20 転送の高速化を実現することができる、という効果が得 られる。

> 【0062】また、バッファメモリを備えた回転型記憶 装置において、回転型記憶媒体のデータ記録密度の向上 に応じたデータ転送の高速化を実現することができる、 という効果が得られる。

> 【0063】また、バッファメモリを備えた回転型記憶 装置において、外部インタフェースの高速化に応じたデ ータ転送の高速化を実現することができる、という効果 が得られる。

## 【図面の簡単な説明】

【図1】本発明のデータ転送制御方法および装置の一実 施形態であるディスクバッファメモリ部の構成の一例を 示すブロック図である。

【図2】本発明のデータ転送制御方法および装置の作用 の一例を示す概念図である。

【図3】 本発明のデータ転送制御方法および装置の作用 の一例を示す概念図である。

【図4】本発明のデータ転送制御方法および装置の変形 例の作用の一例を示す概念図である。

【図5】本発明のデータ転送制御方法および装置の変形 例の作用の一例を示す概念図である。

【図6】本発明の回転型記憶装置の一実施の形態である 磁気ディスク記憶装置の構成の一例を示す概念図であ

【図7】本発明の参考技術の作用の一例を示す概念図で ある。


## 【符号の説明】

1…バッファメモリ制御回路、2…シンクロナスDRA M、11…メモリ制御回路、12…DMAコントロー

部、21…シンクロナスDRAMのバースト転送数、2 2…バッファメモリ制御回路のバースト転送単位、23 …一つのバースト転送の連続データ範囲、24…一つの バースト転送の連続データ範囲、241…異なるバンク の容量の和に納まらない端数のデータ量、25…一つの バースト転送の連続データ範囲、31…メモリデータバ ス、32…データバス、33…ディスクドライブ側制御 バス、34…メモリアドレス・制御バス、35…上位イ ンタフェース側制御バス、36…データバス、41…F ス信号、44…ステータス信号、45…FIFOメモリ データ制御バス、46…DMAアドレス・制御バス、1


00…磁気ディスク記憶装置、101…磁気ディスク、 102…スピンドルモータ、103…ヘッド、104… アクチュエータ、105…R/Wアンプ、106…R/ WチャネルLSI、107…インタフェース制御部、1 07a…ハードディスクコントローラ、107b…上位 インタフェース制御部、107c…バッファコントロー ラ、108…マイクロコンピュータ、109…サーボ制 御論理、110…モータドライバ、111…バッファメ モリ、112…フレキシブル・プリント・ケーブル、A IFOデータバス、42…データバス、43…ステータ 10 …アクティブコマンド、R…リードコマンド、W…ライ トコマンド、P…プリチャージコマンド。

【図1】




【図5】

図 5




【図2】

## 2




【図3】

図 3



Best Available Copy



モータ ドライバ

Best Available Copy